précédent up suivant T.d. matières postscript index aide

Action DYADE

Précédent : Safetech Suivant : VIP

3.8 VASY

L'action VASY a pour objectif de faciliter la conception de l'architecture de systèmes matériels complexes (cluster de multiprocesseurs) par application des méthodes formelles.

L'action VASY a débuté en 1995 par la vérification de l'architecture d'un système existant. Un sous-ensemble significatif de cette architecture a été modélisé formellement dans le langage LOTOS (norme ISO 8807); l'étude s'est ensuite focalisée sur le mécanisme d'arbitrage de bus, pour lequel quatre propriétés essentielles de bon fonctionnement ont été vérifiées à posteriori en utilisant la boîte à outils CADP (CAESAR/ALDEBARAN Development Package) développée à l'INRIA Rhône-Alpes. Ce travail a donné lieu à publication [CGM+96].

La cible de l'action est l'étude d'une architecture multiprocesseur complexe selon les trois axes suivants :

* maîtrise de la complexité grâce à la spécification formelle en LOTOS d'un protocole de cohérence de caches.

* Vérification formelle de cette spécification, impliquant la spécification formelle des propriétés à vérifier, la génération des automates de l'architecture et des propriétés au moyen de l'outil CAESAR et la comparaison de ces automates au moyen de l'outil ALDEBARAN. Cet axe de travail requiert une amélioration de CAESAR pour optimiser la génération des automates.

* Génération de tests à partir de la spécification formelle et d'objectifs formels de tests en utilisant l'outil TGV (Test Generation from Verification Techniques) développé à l'IRISA et l'INRIA Rhone-Alpes. TGV doit servir à générer à la volée des séquences de tests qui seront appliquées pour tester les composants de l'architecture cible. La version existante de TGV ayant été conçue pour manipuler des systèmes de transitions, il faut l'adapter pour traiter des spécifications écrites en LOTOS. D'autre part, il faut adapter le format de sortie de TGV à l'environnement réel de test Bull des composants VHDL (appelé SIM1).

Enfin, dans une démarche à plus long terme, les doctorants de l'INRIA Rhône-Alpes travaillent sur l'amélioration des techniques de spécification et de vérification :

* contribution à la définition de la future norme Extended-LOTOS, qui améliore significativement le langage LOTOS, notamment dans la perspective d'une utilisation industrielle.

* étude et implémentation d'une extension du mu-calcul modal par des variables typées, ce qui devrait permettre de vérifier plus aisément des propriétés portant sur des signaux avec valeurs, comme celles vérifiées pour l'architecture cible [CGM+96].


durollet marie-pierre
Last modified: Tue Feb 25 08:14:51 PST