Projet Caps
Précédent : Diffusion des résultats
Remonter : Projet CAPS, Compilation, Architectures
Parallèles
- Ouvrages et articles de référence
de l'équipe
- 1
- F. BODIN, P.
BECKMAN, D.
GANNON, J.
SRINIVAS,
« Sage++ : a class library for building Fortran and
C++ restructuring tools »,
Proceedings of the Second Object-Oriented Numerics
Conference , avril 1994.
- 2
- F. BODIN, W.
JALBY, C.
EISENBEIS, D.
WINDHEISER,
« Window-based register allocation »,
Code Generation - Concepts, Tools, Techniques, Proceedings
of the International Workshop on Code Generation , 1991,
p. 119-145.
- 3
- F. BODIN, L.
KERVELLA, T.
PRIOL,
« Fortran-S : a fortran interface for shared virtual memory
architectures »,
in: Proceedings of Supercomputing ,
IEEE Computer Society Press (réd.),
p. 274-283,
novembre 1993.
- 4
- C. EISENBEIS, W.
JALBY, D.
WINDHEISER, F.
BODIN,
« A strategy for array management in local memory »,
Journal of Mathematical Programming , 63, 1994, p.
331-370.
- 5
- Z. LAHJOMRI, T.
PRIOL,
« KOAN: A Shared Virtual Memory for PSC/2 Hypercube »,
in: Proc. of the 2nd Joint Int'l Conf. on Vector and
Parallel Processing (CONPAR'92) , p. 441-452,
septembre 1992.
- 6
- A. SEZNEC, S.
JOURDAN, P.
SAINRAT, P.
MICHAUD,
« Multiple-block ahead branch predictors »,
in: Proceedings of the 7th conference on Architectural
Support for Programming Languages and Operating Systems
,
octobre 1996.
- Thèses et habilitations à diriger
des recherches
- 7
- F. BODIN,
Transformations de programmes pour l'amélioration de
performance ,
habilitation à diriger des recherches, université de Rennes I,
septembre 1997.
- 8
- S. HILY,
Etude du parallélisme monolithique : cas du multiflot
simultané ,
thèse de doctorat, université de Rennes I, juin 1997.
- Articles
- 9
- B. ARNALDI, T.
PRIOL, L.
RENAMBOT, X.
PUEYO,
« Visibility Masks for Solving Complex Radiosity »,
Parallel Computing (Elsevier) 23 , 7, juillet 1997, p.
887-897.
- 10
- F. BODIN, A.
SEZNEC,
« Skewed associativity improves performance and enhances
predictability »,
IEEE Transactions on
Computers , mai 1997.
- 11
- T. PRIOL,
« Mémoire virtuellement partagée pour le calcul de haute
performance : évolutions et tandances »,
Technique et Science Informatiques , 1997.
- 12
- A. SEZNEC, F.
LLOANSI,
« Performance impact of the L2 contention on out-of-order
execution superscalar processors »,
IEEE
TCCA Newsletter , mars
1997.
- 13
- A. SEZNEC,
« Decoupled sectored caches »,
IEEE Transactions on
Computers , février 1997.
- Communications à des manifestations
scientifiques
- 14
- B. AARTS, M.
BARRETEAU, F.
BODIN, P.
BRINKHAUS, Z.
CHAMSKI, H.
CHARLES, C.
EISENBEIS, J.
GURD, J.
HOOGERBRUGGE, P.
HU, W.
JALBY, P.
KNIJNENBURG, M.
O'BOYLE, E.
ROHOU, R.
SAKELLARIOU, H.
SCHEPERS, A.
SEZNEC, E. A.
STôHR,
M. VERHOEVEN, H.
WIJSHOFF,
« Oceans : Optimizing compilers for embedded
HPC applications »,
in: Proceedings Europar'97, Lecture Notes in Computer
Science , 1300, Springer Verlag,
Passau, août 1997.
- 15
- F. BODIN, H.
ESSAFI, M.
PIC,
« A specific compilation scheme for image processing
architecture »,
in: Proceedings for the 1997 International workshop on
Computer Architectures for Machine Perception
(CAMP'97) ,
Cambridge, Massachusets, octobre 1997.
- 16
- Y. JéGOU,
« Runtime support for task migration and distributed memory
architectures »,
in: Proceedings of RTSPP-IPPS'97 workshop on run-time
systems for parallel programming , p. 41-50,
Genève, avril 1997.
- 17
- Y. JéGOU,
« Task migration and fine grain parallelism on distributed
memory architectures »,
in: Proceeding of 4th International Conference,
PaCT-97 , Lectures Notes
in Computer Science , 1277, p. 226-240,
septembre 1997.
- 18
- P. MICHAUD, A.
SEZNEC, R.
UHLIG,
« Trading conflict and capacity aliasing in conditional branch
predictors »,
in: Proceedings of the 24th International Symposium on
Computer Architecture ,
IEEE-ACM
(réd.),
Denver, juin 1997.
- 19
- L. RENAMBOT, B.
ARNALDI, T.
PRIOL, X.
PUEYO,
« Towards efficient parallel radiosity for
DSM-based computers using virtual
interfaces »,
in: Proceedings of the Third Parallel Rendering
Symposium , IEEE
ACM/Siggraph,
Phoenix, Arizona, octobre 1997.
- 20
- E. ROHOU, F.
BODIN, Z.
CHAMSKI, A.
SEZNEC,
« Salto : un système pour la manipulation de code assembleur
»,
in: Adéquation algorithme architecture en traitement du
signal et images ,
CEA/Leti/CNRS/Isis,
Saclay, janvier 1998.
- 21
- D. TRUONG, F.
BODIN, A.
SEZNEC,
« Accurate data layout may boost cache performance »,
in: IEEE
TCCA Newsletter ,
San Antonio, juin 1997. paru aussi dans les Proceedings du
Workshop on interaction between compilers and computer
architecture.
- Rapports de
recherche
- 22
- M. ALLEMAND, F.
BODIN, A.
KOUNTOURIS, P.
LE
GUERNIC, J.
LE
LANN, A.
SEZNEC, C.
WOLINSKI,
« A synchronous approach for hardware design »,
publication interne No1131, Irisa, 1997.
- 23
- F. BODIN, Z.
CHAMSKI, C.
EISENBEIS, E.
ROHOU, A.
SEZNEC,
« GCDS: A Compiler Strategy for Trading Code Size Against
Performance on Embedde Apllications »,
publication interne No1151, Irisa, décembre 1997.
- 24
- D. FIGULS, L.
RENAMBOT, B.
ARNALDI, T.
PRIOL,
« Radiosity using virtual interfaces, convergence detection
»,
publication interne No1135, Irisa, octobre 1997.
- 25
- S. HILY, A.
SEZNEC,
« Contention on 2nd level cache may limit the effectiveness of
simultaneous multithreading »,
publication interne No1086, Irisa, février 1997,
paru aussi comme rapport de recherche Inria n° 3115.
- 26
- T. PRIOL,
« Cobra : a corba-compliant programming environment for
high-performance computing »,
publication interne No1141, Irisa, 1997.
- 27
- L. RENAMBOT, B.
ARNALDI, T.
PRIOL, X.
PUEYO,
« Towards efficient parallel radiosity for
DSM-based parallel computers using
virtual interfaces »,
publication interne No1120, Irisa, septembre 1997,
paru aussi comme rapport de recherche Inria n° 3245.
- 28
- A. SEZNEC, T.
LAFAGE,
« Evolutions des gammes de processeurs Mips Rxxx Dec Alpha,
Power PC, Sparc, X86, et
PA-Risc »,
publication interne No1110, Irisa, juin 1997,
paru aussi comme rapport de recherche Inria n° 3186.
- 29
- A. SEZNEC,
« A new case for skewed-associativity »,
publication interne No1114, Irisa, février 1997,
paru aussi comme rapport de recherche Inria n° 3115.
- Divers
- 30
- F. BODIN, Z.
CHAMSKI, E.
ROHOU, A.
SEZNEC,
« Functional specification of Salto : a retargetable system for
assembly language transformation and optimization »,
Esprit Oceans Deliverable, janvier 1997.
- 31
- F. BODIN, E.
ROHOU,
« D2.3A
: definition of the low-level/high level interface language »,
1997,
Esprit Project Oceans Deliverable.
- 32
- T. PRIOL,
« Fortran precompiler : adaptation and porting for Pacha »,
Pacha deliverable D6110.1, janvier 1997.
- Bibliographie
générale
- BGS94
- D.F. Bacon, S.L. Graham, and O.J. Sharp.
Compiler Transformations for High-Performance Computing.
ACM Computing Surveys, 26(4):345-420, December
1994.
- CHP97
- P.Y. Chang, E. Hao, and Y.N. Patt.
Target prediction for indirect jumps.
In Proceedings of the 24th Annual International Symposium
on Computer Architecture, 1997.
- GLL
90
- K. Gharachorloo, D. Lenoski, J. Laudon, P. Gibbons, A.
Gupta, and J. Henessy.
Memory Consistency and event ordering in scalable shared memory
multiprocessors.
In 17th Annual International Symposium on Computer
Architectures, pages 15-26. ACM, mai 1990.
- KCZ92
- P. Keleher, A.L. Cox, and W. Zwaenepoel.
Lazy Release Consistency for Software Distributed Shared
Memory.
In 19th International Symposium on Computer
Architecture, pages 13-21, mai 1992.
- KDCZ94
- P. Keleher, D. Dwarkadas, A. Cox, and W. Zwaenepoel.
TreadMarks: Distributed Shared Memory on standard workstations
and operating systems.
In Proceedings of the 1994 Winter Usenix Conference,
pages 115-131, janvier 1994.
- Li86
- Kai Li.
Shared Virtual Memory on Loosely Coupled
Multiprocessors.
PhD thesis, Yale University, September 1986.
- LS96
- M.H. Lipasti and J.P. Shen.
Exceeding the dataflow limit with value prediction.
In Proceedings of the 29th International Symposium on
Microarchitecture, 1996.
- RBS96
- E. Rotenberg, S. Bennet, and J.E. Smith.
Trace cache : a low latency approach to high bandwidth
instruction fetching.
In Proceedings of the 29th International Symposium on
Microarchitecture, 1996.
- RHWG95
- M. Rosemblum, S.A. Herrod, E. Witchel, and A. Gupta.
Complete computer system simulation : the simos approach.
IEEE Parallel and Distributed
Technology, n° 3, 1995.
- Smi91
- M.D. Smith.
Tracing with pixie.
Technical report, Harvard university, November 1991.
- SVS96
- Y. Sazeides, S. Vassiliadis, and J.E. Smith.
The performance potential of data dependence speculation and
collapsing.
In Proceedings of the 29th International Symposium on
Microarchitecture, 1996.
- TEL95
- D.M. Tullsen, S.J. Eggers, and H.M. Levy.
Simultaneous multithreading : maximising on-chip
parallelism.
In 22nd Annual International Symposium on Computer
Architecture, pages 392-403, June 1995.
- UM97
- R. Uhlig and T. Mudge.
Trace-driven memory simulation: a survey.
ACM Computing Surveys,
1997.
- Yeh93
- T.Y. Yeh.
Two-level adaptive branch prediction and instruction fetch
mechanisms for high performance superscalar
processors.
PhD thesis, University of Michigan, 1993.