Projet Api
Précédent : Diffusion des résultats
Remonter : Projet API, Architectures parallèles
intégrées
- Ouvrages et articles de référence
de l'équipe
- 1
- F. CHAROT, G.
LE FOL,
C. WAGNER,
« Approche de conception du processeur vidéo programmable
MOVIE »,
Traitement du signal 14 , 6, 1997.
- 2
- P.
GUERDOUX-JAMET,
D. LAVENIER,
« SAMBA: Hardware Accelerator for Biological Sequence
Comparison »,
CABIOS 13 , 6, dec 1997.
- 3
- C. MAURAS,
Alpha: un langage équationnel pour la conception et la
programmation d'arctitectures parallèles synchrones ,
Thèse, Université de Rennes 1, IFSIC, décembre 1989,
pour obtenir la thèse contacter l'université de Rennes 1.
- 4
- P. QUINTON, V. V.
DONGEN.,
« The mapping of linear recurrence equations on regular arrays
»,
Journal of VLSI Signal Processing 1 , 1989, p.
93-113.
- 5
- P. QUINTON, Y.
ROBERT,
Systolic Algorithms and Architectures ,
Prentice Hall and Masson, 1989.
- 6
- S. V. RAJOPADHYE, S.
PURUSHOTHAMAN, R. M.
FUJIMOTO,
« On Synthesizing Systolic Arrays from Recurrence Equations
with Linear Dependencies »,
in: Proceedings, Sixth Conference on Foundations of
Software Technology and Theoretical Computer Science ,
Springer Verlag, LNCS 241, p. 488-503,
New Delhi, India, December 1986.
- Thèses et habilitations à diriger
des recherches
- 7
- F. DUPONT
DE
DINECHIN,
Systèmes structurés d'équations récurrentes : mise en
oeuvre dans le langage Alpha et applications ,
Thèse de doctorat, université de Rennes I, janvier 1997.
- 8
- P.
GERDOUX-JAMET,
Mise en oeuvre de logiciels de comparaison de séquences sur
des machines spécialisées systoliques. Applications à l'analyse
de génomes ,
Thèse, Université de Paris 6, septembre 1997.
- 9
- D. LAVENIER,
Conception d'architectures systoliques intégrées ,
habilitation à diriger des recherches, Université de Rennes 1,
octobre 1997.
- 10
- G. LE
FOL,
Architecture parallèle pour le traitement vidéo :
contribution à la conception d'un module
VLSI programmable et à l'étude
d'outils de compilation reciblables ,
Thèse, Université de Rennes 1, septembre 1997.
- 11
- P. LE
MOëNNER,
Contribution à la réalisation d'une chaîne complète pour la
synthèse de circuits réguliers ,
Thèse, Université de Rennes 1, novembre 1997.
- 12
- S. ROBERT,
Parallélisation d'algorithmes de portaits spectraux.
Utilisation d'un environnement de transformations de
programmes ,
Thèse, Université de Rennes 1, novembre 1997.
- Articles
- 13
- R. ANDONOV, S.
RAJOPADHYE,
« Knapsack on VLSI: from Algorithm to Optimal Circuit »,
IEEE Transactions on Parallel and Distributed Systems
8 , 6, June 1997, p. 545-561.
- 14
- R. ANDONOV, S.
RAJOPADHYE,
« Optimal Orthogonal Tiling of 2-D Iterations »,
Journal of Parallel and Distributed Computing ,
1997,
à paraître.
- 15
- P. BOULET, A.
DARTE, T.
RISSET, Y.
ROBERT,
« (Pen)-ultimate tiling? »,
INTEGRATION, the VLSI journal 17 , Nov? 1994, p.
33-51.
- 16
- F. CHAROT, C.
LABIT, P.
LEMONNIER,
« Architectural study of a block-recursive motion estimation
algorithm »,
Real Time Imaging 3 , 2, avril 1997, p. 111-128.
- 17
- F. CHAROT, G.
LE FOL,
C. WAGNER,
« Approche de conception du processeur vidéo programmable
MOVIE »,
Traitement du signal 14 , 6, 1997.
- 18
- P.
GUERDOUX-JAMET,
A. HéNAUT, P.
NITSCHKé, J.
RISLER, A.
DANCHIN,
« Using codon usage to predict genes origin: is the Escherichia
coli outer membrane a patchwork of products from different
genomes? »,
DNA research ,
à paraître.
- 19
- P.
GUERDOUX-JAMET,
D. LAVENIER,
« SAMBA: Hardware Accelerator for Biological Sequence
Comparison »,
CABIOS 13 , 6, dec 1997.
- 20
- P. LENDERS, S.
RAJOPADHYE,
« Multirate VLSI Arrays and their Synthesis »,
IEEE Transactions on Computers 46 , 5, mai 1997, p.
515-529.
- 21
- P. QUINTON, S. V.
RAJOPADHYE, T.
RISSET,
« On Manipulating 
-polyhedra using a
Canonical Representation »,
Parallel Processing Letters ,
à paraître.
- 22
- S. V. RAJOPADHYE,
« Synthesizing Systolic Arrays with Control Signals from
Recurrence Equations »,
Distributed Computing 3 , May 1989, p. 88-105.
- 23
- S. RUBINI, D.
LAVENIER,
« Les Architectures Reconfigurables »,
Calculateurs Parallèles 9 , 1, 1997.
- 24
- D. WILDE, S.
RAJOPADHYE,
« Memory Reuse Analysis in the Polyhedral Model »,
Parallel Processing Letters , 1997,
à paraître.
- ChApitres de
livre
- 25
- T. GAUTIER, P.
LE
GUERNIC, P.
QUINTON, S.
RAJOPADHYE, T.
RISSET, I.
SMARANDACHE,
« Le projet CAIRN : vers la
conception d'architectures à partir de Signal et Alpha »,
in: Collection Technique et scientifique des
Télécommunications ,
CNET, 1997.
- Communications à des manifestations
scientifiques
- 26
- F. DE
DINECHIN, T.
RISSET, S.
ROBERT,
« Hierarchical Static Analysis for Improving the Complexity of
Linear Algebra Algorithms »,
in: PARCO'97 ,
Bonn, septembre 1997.
- 27
- D. LAVENIER, J. L.
PACHERIE,
« Parallel Processing for Scanning Genomic Data-Bases »,
in: PARCO'97 ,
Bonn, septembre 1997.
- 28
- C. MAURAS, P.
QUINTON, S. V.
RAJOPADHYE, Y.
SAOUTER,
« Scheduling Affine Parameterized Recurrences by means of
Variable Dependent Timing Functions »,
in: International Conference on Application Specific Array
Processing , S. Y. Kung, E. Swartzlander (réd.), IEEE
Computer Society, p. 100-110,
Princeton, New Jersey, Sept 1990.
- Divers
- 29
- P. QUINTON, S.
RAJOPADHYE,
« Why Systolic Arrays: the real answer »,
Un tutoriel presenté à IEEE High Performance Computing
Conference, Trivandrum, India. Les transparents sont
disponibles à l'adresse
http://www.irisa.fr/EXTERNE/projet/api/HOMEPAGE/Rajopadhye/HiPC96.html
- Bibliographie
générale
- Fea91
- Paul Feautrier.
Dataflow analysis of array and scalar references.
Int. J. Parallel Programming, 20(1):23-51, 1991.
- GJ97
- P. Guerdoux-Jamet.
Mise en oeuvre de logiciels de comparaison de séquences sur
des machines spécialisées systoliques. Applications à l'analyse
de génomes.
PhD thesis, Université de Paris 6, September 1997.
- GPV
97
- G. Goossens, P. Paulin, J. Van Praet, D. Lanneer, W.
Geurts, A. Kifli, and C. Liem.
Embedded software in real-time signal processing systems:
Design technologies.
Proceedings of the IEEE (Special Issue on HW/SW
Co-Design), 1997.
- KL80
- H.T. Kung and C.E. Leiserson.
Systolic arrays for VLSI.
In C.A. Mead and L.A. Conway, editors, in Introduction to
VLSI systems. Addison-Wesley,
1980.
- KMW67
- R.M. Karp, R.E. Miller, and S. Winograd.
The organization of computations for uniform recurrence
equations.
Journal of the ACM, 14(3):563-590, July 1967.
- Lam74
- Leslie Lamport.
The parallel execution of do loops.
Communications of The ACM, 17(2):83-93, February
1974.
- Mau89
- C. Mauras.
Alpha: un langage équationnel pour la conception et la
programmation d'architectures parallèles synchrones.
PhD thesis, Université de Rennes 1, IFSIC, December 1989.
- PCL
96
- Pierre Paulin, Marco Cornero, Clifford Liem, François
Nabaçal, Chris Donawa, Shailesh Sutarwala, Trevor May, and
Carlos Valderrama.
Trends in Embedded Systems Technology: An Industrial
Perspective.
In Hardware/Software Co-Design. Kluwer Academic
Publishers, 1996.
- QR89
- Patrice Quinton and Yves Robert.
Systolic Algorithms and Architectures.
Prentice Hall and Masson, 1989.
- Qui84
- Patrice Quinton.
Automatic synthesis of systolic arrays from uniform recurrent
equations.
In The 11th Annual International Symposium on Computer
Architecture, Ann Arbor, Michigan, June 1984. IEEE
Computer Society Press.
- QV89
- Patrice Quinton and Vincent Van Dongen.
The mapping of linear recurrence equations on regular
arrays.
Journal of VLSI Signal Processing, 1(2):95-113,
1989.
- RPF86
- S. V. Rajopadhye, S. Purushothaman, and R. M. Fujimoto.
On synthesizing systolic arrays from recurrence equations with
linear dependencies.
In Proceedings, Sixth Conference on Foundations of Software
Technology and Theoretical Computer Science, pages
488-503, New Delhi, India, December 1986. Springer Verlag, LNCS
241.
- Wil93
- D. Wilde.
A library for doing polyhedral operations.
Technical Report 785, IRISA, Rennes, France, 1993.