Bibliographie

Ouvrages et articles de référence de l'équipe

1
A. COHEN,
Program Analysis and Transformation: from the Polytope Model to Formal Languages / Analyse et transformation de programmes : du modèle polyédrique aux langages formels,
thèse de doctorat, Université Versailles-Saint-Quentin-en-Yvelines, décembre 1999.
2
J.-F. COLLARD, D. BARTHOU, P. FEAUTRIER,
« Fuzzy array dataflow analysis »,
in: Proc. of 5th ACM SIGPLAN Symp. on Principles and Practice of Parallel Programming,
Santa Barbara, CA, juillet 1995.
3
C. EISENBEIS, W. JALBY, A. LICHNEWSKY,
« Compiler techniques for optimizing memory and register usage on the CRAY2 »,
International Journal on High Speed Computing 2, 2, 1990, p. 193-222,
appeared also as INRIA Research Report no 1302 October 1990.
4
C. EISENBEIS, W. JALBY, D. WINDHEISER, F. BODIN,
« A Strategy for Array Management in Local Memory »,
Mathematical Programming 63, 1994, p. 331-370,
Special Issue on Applications of Discrete Optimization in Computer Science.
5
C. EISENBEIS, S. LELAIT,
« LoRA: a Package for Loop Optimal Register Allocation »,
Rapport de recherche no 3709, INRIA, Rocquencourt, juin 1999,
http://www.inria.fr/rrrt/rr-3709.html.
6
P. FEAUTRIER,
« Dataflow Analysis of Scalar and Array References »,
Int. J. of Parallel Programming 20, 1, février 1991, p. 23-53.
7
S. LELAIT,
Contribution à l'allocation de registres dans les boucles,
Thèse de Doctorat, Université d'Orléans, janvier 1996.
8
K. S. MCKINLEY, O. TEMAM,
« A Quantitative Analysis of Loop Nest Locality »,
in: ASPLOS' 96,
Cambridge, Massachussets, octobre 1996.
9
A. SAWAYA,
Pipeline Logiciel: Découplage et Contraintes de Registres,
thèse de doctorat, Université de Versailles - INRIA Rocquencourt, 1997.
10
J. WANG, C. EISENBEIS, M. JOURDAN, B. SU,
« DEcomposed Software Pipelining: a New Perspective and a New Approach »,
International Journal on Parallel Processing 22, 3, 1994, p. 357-379,
Special Issue on Compilers and Architectures for Instruction Level Parallel Processing.

Thèses et habilitations à diriger des recherches

11
M. DAI,
Transformation et optimisation des programmes sources pour le pipeline logiciel,
thèse de doctorat, Université de Versailles-Saint-Quentin, 9 juin 2000.
12
P. HU,
Code Gardé : Traduction, Analyse Statique, Pipeline Logiciel,
thèse de doctorat, Université de Paris VI, 6 juillet 2000.

Articles et chapitres de livre

13
W. AMME, P. BRAUN, F. THOMASSET, E. ZEHENDNER,
« Data Dependence Analysis of Assembly Code »,
International Journal of Parallel Programming 28, 5, 2000, p. 431-467.
14
D. BARTHOU, A. COHEN, J.-F. COLLARD,
« Maximal Static Expansion »,
Int. Journal of Parallel Programming 28, 3, juin 2000, p. 213-243.
15
P. FEAUTRIER,
« Les Compilateurs »,
Technique et science informatiques 19, 1-2-3, 2000, p. 223-232.
16
M. GRIEBL, P. FEAUTRIER, C. LENGAUER,
« On Index Set Splitting »,
International Journal of Parallel Programming 28, 4, 2000, p. 607-731.
17
K. MCKINLEY, O. TEMAM,
« Quantifying loop nest locality using SPEC'95 and the perfect benchmarks »,
ACM Transactions on Computer Systems 17, 2000, p. 288-336.
18
X. REDON, P. FEAUTRIER,
« Detection of Scans in the Polytope Model »,
Parallel Algorithms and Applications 15, 3-4, 2000, p. 229-263.
19
E. ROHOU, F. BODIN, C. EISENBEIS, A. SEZNEC,
« Handling Global Constraints in Compiler Strategy »,
International Journal of Parallel Programming 28, 4, 2000, p. 325-345.

Communications à des congrès, colloques, etc.

20
J. ABELLA, S. A. A. TOUATI, A. ANDERSON, C. CIURANETA, J. M. CODINA, M. DAI, C. EISENBEIS, G. FURSIN, A. GONZALEZ, J. LLOSA, M. O'BOYLE, A. RANDRIANATOAVINA, J. SANCHEZ, O. TEMAM,
« MHAOTEU Tools for Memory Hierarchy Management »,
in: 16th IMACS WORLD CONGRESS 2000, on Scientific Computation, Applied Mathematics and Simulation,
Lausanne, Switzerland, August 21-25 2000.
21
P. BRAUN, W. AMME, F. THOMASSET, E. ZEHENDNER,
« A data flow framework for analyzing assembly code »,
in: Proc. of the 8th Workshop on Compilers for Parallel Computers, École Normale Supérieure de Lyon (ENS Lyon), France,
Aussois, France, janvier 2000.
22
A. COHEN,
« Program analysis and transformation: beyond the polytope model »,
in: Proc. of the 8th Workshop on Compilers for Parallel Computers, École Normale Supérieure de Lyon (ENS Lyon), France,
Aussois, France, janvier 2000. Conférencier invité, extrait de la thèse.
23
M. DAI, C. EISENBEIS, S.-A.-A. TOUATI,
« Load-Store Optimization For Software Pipelining »,
in: INTERACT-4 workshop at the 6th international Symposium on High-Performance Computer Architecture (HPCA), ACM SIGARCH Computer Architecture News,
Toulouse, France, janvier 2000.
24
I. DJELIC,
« Elimination de redondances pour architectures EPIC »,
in: Symposium sur les Architectures Nouvelles de Machines (Sympa'6),
Besançon, France, june 2000.
25
N. DRACH, J. SEBOT,
« SIMD ISA Extensions: Tradeoff between Power Consumption and Performance on a Superscalar Processor »,
in: Kool Chips Workshop, Micro 33,
Monterey, California, dec 2000.
26
A. FARCY, O. TEMAM,
« Prédiction de branchement: les limites de la corrélation »,
in: 6ème Symposiun sur les Architectures Nouvelles de Machines (SympA'6), p. 67-76,
Besançon, june 2000.
27
P. HU,
« Static Analysis for Guarded Code »,
in: Proceedings of the Fifth Workshop on Languages, Compilers, and Run-time Systems for Scalable Computers(LCR2000) and LNCS 1915,
May 2000.
28
J. KNOOP, J.-F. COLLARD, R. JU,
« Partial Redundancy Elimination on Predicated Code »,
in: Static Analysis Symposium (SAS'00),
Santa Barbara, Californie, june 2000.
29
G. LINDENMAIER, K. S. MCKINLEY, O. TEMAM,
« Load Scheduling using Hardware Counters »,
in: Euro-Par 2000,
Munich, Germany, Aug 2000.

Rapports de recherche et publications internes

30
P. AMIRANOFF,
« Optimisation de programmes annotés par des assertions »,
rapport de recherche no RR-3983, Inria, août 2000.
31
P. FEAUTRIER,
« Automatic Distribution of Data and Computations »,
rapport de recherche no 2000-3, PRiSM, 2000.
32
S.-A.-A. TOUATI, F. THOMASSET,
« Register Saturation in Data Dependence Graphs »,
Rapport de recherche no RR-3978, INRIA, juillet 2000,
http://www.inria.fr/rrrt/rr-3978.html.
33
S.-A.-A. TOUATI,
« Optimal Register Saturation in Superscalar and VLIW Codes »,
Rapport de recherche, INRIA, octobre 2000,
ftp://ftp.inria.fr/INRIA/Projects/a3/touati/optiRS.ps.gz.

Divers

34
A. BAJPAI,
« Dynamic GRW Computation and Visualisation Tool »,
juin 2000, Rapport de stage.
35
D. DE WERRA, C. EISENBEIS, S. LELAIT, E. STÖHR,
« Circular arc graph coloring: on chords and circuits in the meeting graph »,
à paraître dans l'European Journal of Operations Research.
36
A. PRABHAT,
« Group Based Mapping of Source to Assembly »,
juin 2000, Rapport de stage.
37
S.-A.-A. TOUATI,
« EquiMax: A New Formulation of Acyclic Scheduling Problem for ILP Processors »,
Kluwer Academic, Monterrey, Mexique, in: INTERACT-5: Workshop on Interaction between Compilers and Computer Architectures, janvier 2001, à paraître.
38
S.-A.-A. TOUATI,
« Register Saturation in Superscalar and VLIW Codes »,
Springer Verlag, Lecture Notes in Computer Science Series, Genova, Italy, in: Proceedings of the International Conference on Compiler Construction, avril 2001, à paraître.

Bibliographie générale

Ber96
BERSON, DAVID A.,
Unification of Register Allocation and Instruction Scheduling in Compilers for Fine-Grain Parallel Architecture,
thèse de doctorat, Pittsburgh University, 1996.
BGSL93
D. BERSON, R. GUPTA, SOFFA, M. L.,
« URSA: A Unified ReSource Allocator for Registers and Functional Units in VLIW Architectures »,
in: Conference on Architectures and Compilation Techniques for Fine and Medium Grain Parallelism, p. 243-254,
Orlando, Florida, janvier 1993,
http://www.cs.pitt.edu/ ~soffa/research/Comp/pact93.ps.
CC77
P. COUSOT, R. COUSOT,
« Abstract Interpretation: A Unified Lattice Model for Static Analysis of Programs by Construction or Approximation of Fixpoints »,
in: 4th POPL, Los Angeles, CA, p. 238-252,
janvier 1977.
Cou81
P. COUSOT,
Program Flow analysis: theory and applications,
Prentice-Hall, 1981, ch. Semantic foundations of programs analysis, p. 303-342.
Fea94
P. FEAUTRIER,
« Fine-Grain Scheduling under Resource Constraints »,
in: 7th Workshop on Language and Compilers for Parallel Computing, Springer-Verlag, LNCS 892, p. 1-15,
août 1994.
Flo67
R. W. FLOYD,
« Assigning Meaning to Programs »,
in: Proc. of the Symp. in Applied Mathematics, Vol. 19, J.T.Schwartz (éditeur), AMS, p. 19-32,
Providence, 1967.
GAG94
R. GOVINDARAJAN, E. ALTMAN, G. GAO,
« A framework for Ressource-Constrained Rate-Optimal Software Pipelining »,
in: Conference on Vector and Parallel Processing(CONPAR-94 VAPP VI),
Linz, Austria, september 1994.
Han94
C. HANEN,
« Study of a NP-hard cyclic scheduling problem: the recurrent job-shop »,
European Journal of Operational Research 72, January 1994, p. 82-101.
KU76
J. KAM, J. ULLMANN,
« Global Data Flow Analysis and Iterative Algorithms »,
Journal of the ACM 23, 1, janvier 1976, p. 158-171.
RG81
B. R. RAU, C. D. GLAESER,
« Some Scheduling Techniques and an Easily Schedulable Horizontal Architecture for High Performance Scientific Computing »,
in: Proceedings of the 14th Conference on Microprogramming and Microarchitecture, p. 183-198,
octobre 1981.
SRW98
M. SAGIV, T. REPS, R. WILHELM,
« Solving Shape-Analysis Problems in Languages with Destructive Updating »,
ACM Trans. on Programming Languages and Systems 20, 1, janvier 1998, p. 1-50.